基于三维集成的红外焦平面阵列技术

作者:鲁文高;张敏;王冠男;朱韫晖;金玉丰 刊名:光电子技术 上传者:边嘉宾

【摘要】随着像素单元越来越小、阵列规模越来越大、帧频越来越快,传统的IRFPA面临很大的集成技术发展瓶颈。基于三维集成的红外焦平面阵列(3D-IRFPA)通过堆叠芯片集成了A/D转换器、数字信号处理器、存储器等模块,可突破像元面积、阵列规模、帧频等瓶颈,实现探测器更强大的功能和更高的性能。本文介绍了3D-IRFPA技术的结构原理、优势、面临的挑战,以及最新技术进展。

全文阅读

引言红外成像与探测系统应用广泛,其核心是红外焦平面阵列(IRFPA),提高探测灵敏度和分辨率是长期追求的目标。红外成像技术有制冷型与非制冷型两大类:制冷型红外焦平面阵列利用探测器的光电效应进行探测,通常工作在77K(液氮)温度下,常见的探测器有HgCdTe、InSb等;而氧化钒、非晶硅等非制冷型红外焦平面阵列可在室温环境下工作,这些探测器利用敏感材料或微结构的热效应进行红外探测。典型的非制冷IRFPA构成如图1所示,包括传感像素阵列、参考探测器阵列和信号处理电路,如电容跨阻放大器(CTIA)阵列、模数转换器(A/D)、非均匀性校正、高速时钟模块(PLL)、高速数据LVDS接收与LVDS发送电路等。这些电路一般平面分布在传感像素阵列周围,以引线键合等方式实现电信号的互连。图1Bolometer型非制冷IRFPA构成原理图Fig.1ArchitectureofuncooledbolometerIRFPA随着像素单元越来越小、阵列规模越来越大、帧频越来越快,传统的IRFPA面临很大的发展瓶颈,主要有:(1)为提高探测分辨率,采用了较小的像素单元与较窄的列宽,使晶体管与电容面积都较小,并导致信号通路中KT/C噪声与1/f噪声严重;同时积分时间较短,即噪声带宽很大,热噪声也比较严重。一般采用自动归零(AZ)、相关双采样(CDS)、带通滤波等技术降低读出电路的噪声,但是面积和功耗将不可避免地增加。(2)受微加工工艺制约,各像素的Bolometer电阻存在一定差异,若不进行校正,CTIA积分电流在均匀光照时存在很大的差异,且极易饱和。传统Bolometer型IRFPA的非均匀性校准信息存储于板级ROM,ROIC片内的SRAM通常仅能存储2行(当前行与下一行)的非均匀性信息,因此每个行周期都要通过LVDS接收端更新下一行的非均匀性数据。若阵列规模为12801024,帧频为100Hz时,A/D转换精度为14-bit,非均匀性校正位数总和为10-bit,则LVDS发射速率必须大于1.84Gbps,LVDS接收速率必须大于1.31Gbps。这种GHz量级的高速数据传输结构带来了功耗、衬底扰动与电源扰动等问题。(3)高分辨探测使像素超过百万个,诸像素与相关处理电路间电互连在平面上实现越来越困难。基于三维集成的IRFPA对解决上述问题提供了一个新途径:通过纵向堆叠芯片可将红外传感芯片、A/D转换与数字信号处理芯片、存储器芯片三维集成,可突破像元面积、阵列规模、帧频等瓶颈,新一代的传感器功能和性能得到明显提升。目前,美国的Raytheon、DRS[1]、Rockwell、RTI[1,2-5]、Standford[6]、MIT[7-11],法国的ULIS、CEA-Leti[12-13],英国的BAESystem,比利时的K.U.Leuven[14]、IMEC[14],日本的TokyoInstituteofTechnology[15],中国的台湾清华大学[3]、台湾工研院[16-17]、北京大学[18-19]等科研单位对三维集成的焦平面阵列技术展开了研究,并取得显著进展。1三维集成方案的基本原理三维集成包括器件级、芯片级和模件级三个层次,是近年来微电子、微系统发展热点之一,被视为超越摩尔的重要途径[20]。其中,以下两大类产品已经从实验室走向市场,并产生巨大的经济效益:一类是基于Logic/Memory的3D微系统,如多层SRAM堆叠、多层DRAM堆叠、存储器与CPU/DSP堆叠;另一类是基于图像传感器的3D微系统,如三维集成的CIS、IRFPA。其中,3D-IRFPA被认为是

参考文献

引证文献

问答

我要提问