设计和表征一个65nm抗辐射标准单元库

作者:陈刚;高博;龚敏 刊名:电子与封装 上传者:薛慧玲

【摘要】提出了一个基于商用65 nm工艺在晶体管级设计抗辐射数字标准单元库的方法。因为当C单元的两个输入是不同的逻辑值时输出会进入高阻模式,并保持输出逻辑电平不变,而当输入端有相同的逻辑值时,C单元的功能就像一个反相器的特性。因此它有把因为辐射粒子引起的单粒子翻转(SEU)效应或单粒子传输(SET)效应所产生的毛刺滤除掉的能力。在这个标准单元库中包含了在晶体管级使用C单元设计了抗辐射的触发器,以便于芯片设计者可以使用这个库来设计具有更高抗辐射能力和减小面积、功耗和延迟的芯片。在最后为了能表征标准单元在硅片上的延迟特性,一个基于环形振荡器的芯片结构用来测量每个单元的延迟,以及验证抗辐射能力。延迟测量结果跟版图后仿真结果偏差在10%以内。

全文阅读

第13卷第6期 - 13 - 电 子 与 封 装 ELECTRONICS & PACKAGING 第13卷,第6期 Vol.13,No.6 总 第122期2013年6月 设计和表征一个65 nm抗辐射标准单元库* 陈 刚1, 2,高 博1, 2,龚 敏1, 2 (1.四川大学物理科学与技术学院,成都 610064;2.微电子技术四川省重点实验室,成都 610064) 摘 要:提出了一个基于商用65 nm工艺在晶体管级设计抗辐射数字标准单元库的方法。因为当C单元的两个输入是不同的逻辑值时输出会进入高阻模式,并保持输出逻辑电平不变,而当输入端有相同的逻辑值时,C单元的功能就像一个反相器的特性。因此它有把因为辐射粒子引起的单粒子翻转(SEU)效应或单粒子传输(SET)效应所产生的毛刺滤除掉的能力。在这个标准单元库中包含了在晶体管级使用C单元设计了抗辐射的触发器,以便于芯片设计者可以使用这个库来设计具有更高抗辐射能力和减小面积、功耗和延迟的芯片。在最后为了能表征标准单元在硅片上的延迟特性,一个基于环形振荡器的芯片结构用来测量每个单元的延迟,以及验证抗辐射能力。延迟测量结果跟版图后仿真结果偏差在10%以内。 关键词:抗辐射设计方法;C单元;单粒子效应;三重冗余;标准单元;表征;延迟 中图分类号:TN402   文献标识码:A   文章编号:1681-1070(2013)06-0013-05 Design and Characterizing a 65 nm Radiation Hardening Standard Cell Library CHEN Gang1, 2, GAO Bo1, 2, GONG Min1, 2 (1.School of Physical Science and Technology, Sichuan University, Chengdu 610064, China; 2.Microelectronics Technology Key Laboratory of Sichuan Province, Chengdu 610064, China) Abstract: A design method has been proposed for digital library cells of a 65 nm commercial process in the gate level which will be used in radiation environment. Because C-element has the property that when the two inputs have different logic values, its output will go into high impedance mode and keep its old output logic value, while the inputs have the same value, the function of C-element just act as an inverter. Therefore it has the ability to filter out the radiation induced Single Event Upset (SEU) or Single Event Transient (SET) effects. This library contains the radiation hardening Flip-Fl

参考文献

引证文献

问答

我要提问