面向数字SoC芯片的单粒子效应探测技术研究

资源类型: 资源大小: 文档分类: 上传者:

文档信息

【关键词】 单粒子效应  多位翻转  敏感单元定位  相关性分析  错误纠正 

【出版日期】2019-06-01

【摘要】纳米节点工艺下,集成电路的单粒子效应(Single Event Effect,SEE)出现如下五个方面的变化和挑战:1)新工艺、新材料引入新的辐射损伤机理;2)发生单粒子效应临界电荷量降低;3)单粒子瞬态(Single event transient,SET)效应更加显著;4)电荷共享加剧,多位翻转(multiple bit upset,MBU)的比例持续增加;5)地面环境中的错误率持续增加。这些变化使得芯片对单粒子辐射的敏感程度大大增强,单粒子效应已经成为危害芯片可靠性的最大挑战之一。本课题针对当前芯片在单粒子效应下可靠性所面临的挑战和应对目前现有研究方法存在的缺陷,分别对芯片的逻辑单元和存储单元展开了以下研究:(1)利用单粒子效应敏感电路单元分布具有稀疏性的特性,采用压缩感知(Compressed Sensing,CS)理论中非相关观测的方法对芯片逻辑区域的单粒子效应敏感单元进行探测研究。结合压缩感知理论和可测性设计(Design For Test,DFT)方法,建立了芯片内逻辑单元的非相关观测模型。为了加强观测的随机性,我们采用0-1分布的伯努利随机矩阵作为观测矩阵,并将压缩感知中随机观测矩阵的概念转化成可测性设计方法中对测试节点的有效选取,从而以观测矩阵的系数控制测试向量的生成,最终以扫描测试的方式实现随机观测。(2)研究在理想情况下和噪声情况下的芯片内部单粒子敏感单元的高精度重构和定位方法。采用基追踪(Basis Pursuit,BP)算法和基追踪去噪(Basis Pursuit De-Noising,BPDN)算法研究0-1整数分布的原始信号的重构方法,研究重构准确率与观测次数,观测矩阵密度,稀疏度,噪声密度和噪声幅值之间的关系,并找到准确重构需要的边界观测条件。最后,以一款包含16467个门电路的AES(Advanced Encryption Standard)密码芯片为例,对其进行单粒子效应敏感单元探测的仿真实验,实验结果验证了本文提出的探测和重构方法的正确性。(3)利用数据之间的相关性提出一种面向芯片存储区中多位错误(Multiple Bits Upset,MBU)的定位和修复的新方法。该方法采用内积作为相关性的度量标准,从不同的维度对数据的相关性进行分析,构建了基于相关性表示的错误检测和修复模型。本文提出的方法以块为单位执行编码和译码,以字为单位执行检测和纠正,因此该方法可以纠正一位或者多位错误。经分析对比,该方法的纠错能力较强,冗余开销和算法复杂度较低。最后设计了一套基于SRAM芯片的单粒子探测系统,采用重离子~(86)Kr~(26+)作为辐照源对该纠检错方法进行了可行性验证。本课题的开展能够促进我国单粒子效应机理研究与抗辐射加固技术研究,对我国的空间科学、国防安全和信息安全具有重要的意义。

参考文献

引证文献

问答

我要提问